Chapter 3：器件 Device

本章目标

介绍对器件工作原理的直观理解
介绍基本器件方程
分析二阶效应和深亚微米效应

二极管

基本结构

二极管的结构与符号表示，自然不必多说

零偏置条件下的二极管内部电荷、电场、电势分布如下：

如果考虑加入正向偏置电压 $V_D$

电流特性如下图：

电容特性

耗尽层电容：

$V_D$ 与结的类型对电容的影响

等效模型

左图(a)为理想二极管模型，使用公式 $I_D = I_S(e^{\frac{V_D}{\phi_T}} - 1)$ 来进行计算；

右图(b)为一个更加简化的一阶二极管模型，导通电压0.7V

SPICE二极管模型

MOS Transistor | MOS管

简化开关模型

简化模型

即关断的时候就是开关断开，导通的时候就是有一个导通电阻

开关模型电阻计算

速度饱和下的等效电阻模型

条件： $V_{DD} \gg V_{DSAT}$
场景：NMOS 放电， $V_{GS}=V_{DD}$ ，输出电压对应 $V_{DS}: V_{DD}\rightarrow V_{DD}/2$
在这段放电过程中，通常有 $V_{DS} > V_{DSAT}$ 因此晶体管基本一直处于速度饱和区。
此时电流可近似写为 $I_D(V)\approx I_{DSAT}(1+\lambda V)$ ,其中 $I_{DSAT}=k'\frac{W}{L}\left[(V_{DD}-V_T)V_{DSAT}-\frac{V_{DSAT}^2}{2}\right]$

可以据此计算等效电阻

R_{eq} = \frac{1}{-V_{DD}/2} \int_{V_{DD}}^{V_{DD}/2} \frac{V}{I_{DSAT}(1+\lambda V)},dV

近似结果：

R_{eq}\approx \frac{3}{4}\frac{V_{DD}}{I_{DSAT}} \left(1-\frac{7}{9}\lambda V_{DD}\right)

前面这个值是用积分算出来的平均电阻，下图使用平均法，即 $\frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$ 来计算，结果也是类似的，那么定性分析上趋势是相同的

R_{eq}\approx \frac{3}{4}\frac{V_{DD}}{I_{DSAT}} \left(1-\frac{5}{6}\lambda V_{DD}\right)

影响电阻大小的定性结论：

$R_{eq}\propto \frac{L}{W}$ ,管子越宽，电阻越小
当 $V_{DD}$ 很大时，速度饱和主导， $R_{eq}$ 对 $V_{DD}$ 不太敏感
当 $V_{DD}$ 接近 $V_T$ 时，导通能力急剧变差， $R_{eq}$ 会大幅上升

MOS电容

三种状态的电容

积累 —— Accumulation
耗尽 —— Depletion
反型 —— Inversion

阈值电压

基本参数

Body Effect

线性区公式

长沟道线性区&饱和区公式

SCE效应 —— Short Channel Effect

速度饱和

Id-Vgs曲线

短沟道会更早饱和 $V_{DSAT}<V_{GS}−V_T$
短沟道在速度饱和下更接近线性电压关系（近似线性） $I_{DSAT}∝(V_{GS}−V_T)$

MOSFET 统一手工分析模型

用一套公式覆盖 MOSFET 所有工作区（截止、线性、速度饱和、饱和（非速度饱和））

定义过驱动电压： $V_{GT} = V_{GS} - V_T$
定义 $\mathbf{V_{min}}$ $V_{min}$ : $V_{min} = \min(V_{GT},\ V_{DS},\ V_{DSAT})$ $V_{min} = min (V_{GT}, V_{D S}, V_{D S A T})$ $V_{min}$ $V_{min}$ 的作用：
1. $V_{DS} <V_{GT}$ 且 $V_{DS} <V_{DSAT}$ → $V_{DS}$ 最小 → 线性区
2. $V_{GT} < V_{DS}$ 且 $V_{GT} < V_{DSAT}$ → 饱和区且没有速度饱和
3. $V_{DSAT} < V_{DS}$ 且 $V_{DSAT} < V_{GT}$ → 饱和区且速度饱和

截止区（ $V_{GT} \leq 0$ ）： $I_D = 0$

导通区（ $V_{GT} \geq 0$ ）： $I_D = k'\frac{W}{L}\left(V_{GT}V_{min} - \frac{V_{min}^2}{2}\right)(1 + \lambda V_{DS})$

体效应：源衬底存在电压差 $V_{SB}$ 时，阈值电压 $V_T$ 随之升高：

V_T = V_{T0} + \gamma\left(\sqrt{|{-2\phi_F + V_{SB}}|} - \sqrt{|{-2\phi_F}|}\right)

亚阈值条件

在Vgs=Vt附近的时候：

亚阈值摆幅

亚阈值条件下， $I_D$ 和 $V_{GS}$ 的关系表达式：

I_D ∝ I_0 e^{\frac{qV_{GS}}{nkT}}, n = 1 + \frac{C_D}{C_{ox}}

亚阈值摆幅就是电流 $I_D$ 每变化十倍， $V_{GS}$ 变化了多少，用 $\Delta V_{GS}$ 衡量

\Delta V_{GS} = S = n(\frac{kT}{q})ln(10)

MOSFET 的动态行为——寄生电容

主要电容类别

Structure Capacitance ｜结构电容

$C_{GSO}$ 、 $C_{GDO}$ ：栅极与源/漏之间的电容,来源于栅极多晶硅在制造时物理上延伸并覆盖到源漏区上方，形成平行板电容, 即Overlap层

Channel Capacitance ｜沟道电容

栅氧化层下方感应出的沟道电荷层，栅极与沟道之间形成的电容，此种电容对于不同的MOS管状态是不同的，具体如下三种状态：

截止、线性、饱和区，对应的电容值

P-N Junction Capacitance ｜结电容（通常称为扩散电容）

$C_{SB}$ ：源极与衬底之间； $C_{DB}$ ：漏极与衬底之间。

来源于源/漏掺杂区与衬底形成的 pn 结，正常工作时该结反偏，形成耗尽层，等效为电容。其大小随反偏电压增大而减小（非线性）。

如图所示，由两部分电容组成：

底板PN结电容 $C_{bottom}$ : $C_{Bottom} = C_j W L_s$ , 其中 $C_j$ 为单位面积的结电容
侧壁PN结电容 $C_{sw}$ : $C_{sw} = C_{jsw} \times \text{周长} = C_{jsw}(W + 2L_s)$

注意：这里周长为什么不是 $2(W + L_s)$ ? 因为右侧这个沟道情况和衬底情况不太一样，本书中注释写到暂时忽略这部分电容，对于近似分析来说无伤大雅，但是在SPICE模型中实际上是有另外一个电容参数来决定这个电容的

总结

再来看下面这个图：

$C_{GS}$ 由两部分构成，第一部分是沟道电容，也就是gate、channel、source组成的 $C_{GSC}$ ; 第二部分是Overlap层导致的，也就是结构电容 $C_{GSO}$
$C_{GD}$ 同理 $C_{GS}$
$C_{SB}$ 、 $C_{DB}$ 是结电容，如前所述
$C_{GB} = C_{GCB}$ 沟道电容gate、channel、body组成的