24-25 期中

选择题

选B ： ISSCC-International Solid-State Circuits Conference

选A: 光刻工艺改变了wafer上电路的layout
Photo lithography：光刻技术
Oxidation：氧化
Etching：刻蚀技术

选A ：数字IC——HDL；模拟IC关注到每个晶体管的大小

选B：Psub Nwell——P衬底N肼所有的NMOS的B端链接到GND

选A：Vds大——饱和区；饱和区的小信号输出电阻更大——本征增益ro，而在线性区还没有出现沟道长度调制效应

选B：晶体管尺寸越小，沟道长度调制效应越严重， $\lambda \propto \frac{1}{L}$

选B：此结构为poor cascode结构

选D：此题要注意D和S之间的是沟道长度L，另一个方向是宽度，这里的宽度取内周长，所以是15x3=60

选A： increase 上升。由公式可得显然

选A：SF电路起到电压缓冲作用

选C：Vds<Vgs-Vth 不解释

选C：输出电阻都是一样的，因为Vb和Vin都会被拉到ac_GND