Lecture 10：从 MOS 电容到 MOSFET

CCD Imager and CMOS Imager

CCD Imager

CCD(Charge-Coupled Device) 电荷耦合器件

CCD 的工作原理：在每个像素里把光生电荷存成“电荷包”，再用多相时钟把这些电荷包一格一格耦合转移到读出端进行输出。

下面即为生成电荷包的过程：

Deep depletion

对于右边的P-Si，栅加正压，于是把P-Si表面的空穴赶走，剩下受主离子(带负电)，形成耗尽区，能带弯曲。此时的$Q_{inv}=0$代表还没有形成反型层。

老师上课提出的问题：如果Gate一侧的金属是有电阻的，能带图要如何画？

如图，因为有电阻，会在Gate一侧带来压降，压降如果用"能带越高，则电压越低"的视角看，那么压降在能带图中体现的就是从左下往右上画

Exposed to light

因为上面加的栅正压，耗尽层中有图中从左向右的电场，此时由于光照，产生电子-空穴对，在电场的作用下，电子被吸引到P-Si表面，空穴被推向P-Si体内。于是"电荷包"就这么被存下来了。

CCD Charge Transfer | CCD 电荷传输

这个图中体现的就是在CCD中，之前积累下来的电荷包是如何被移动的。

栅压越高→表面势阱越深(未达到饱和前也意味着耗尽层宽度更大)→电子越愿意待在那一格下面

1. 首先(a)图中，V1最大，此时电子基本都待在V1下
2. 然后(b)图中，让V2增大，大于V1，此时会形成一个更深的势阱，电子从V1流向V2
3. 最后再(c)图中，把V1减小，防止电荷回流
4. 如此反复，电荷就实现了转移

Two-Dimensional CCD Imager

The reading row is shielded from the light by a metal film. 读取行由一层金属膜遮光

The 2-D charge packets are read row by row.一行行向下移，直到进入reading row，reading row中的每一个则一个个向右移，把一行当中的一个个送给Charge-to-voltage converter(电荷-电压转换器)，最后输出

CMOS Imager

• PN junction charge collector(PN 结电荷收集器)：感光元件，电子/空穴在 PN 结耗尽区电场作用下被分离并累积成电荷
• switch(开关)：选通某个像素是否要被读出
• Amplifier circuit(放大/缓冲电路)
• Shifter circuit(移位/扫描读出电路) + Signal out，读出电信号

以上了解即可

CMOS imagers can be integrated with signal processing and control circuitries to further reduce system costs. CMOS 图像传感器可以把信号处理电路和控制电路一起做在同一块芯片上（同一个 CMOS 工艺/同一颗 die 上），这样可以进一步降低整个系统成本。

However, The size constrain of the sensing circuits forces the CMOS imager to use very simple circuits.

但是，由于每个像素里能放的面积非常小（尺寸受限），用于感测的电路（像素内读出/放大/开关等）不能做得太复杂，所以 CMOS imager 往往只能用很简单的像素电路。

Review：MOS Capacitor

下面开始直接偷Lecture 9的内容了狗头

N-type MOS capacitor: $N^+$-polysilicon gate over P-body.

P-type MOS capacitor: $P^+$-polysilicon gate over N-body.

阈值电压的设计与调节

阈值电压是非常关键的一个参数，那么如何使阈值电压调节到我想要的方向呢？调节什么参数？

1. 对于NMOS，$V_t$ 通常设成“小的正值”，这样在0偏压的时候就不会形成反型层——不会导通了

NMOS P-body 通常配 $N^+$-gate → 得到小的正阈值电压（常见的增强型 nMOS：要给正栅压才开）

2. 对于PMOS，$V_t$ 通常设成“小的负值”，这样在0偏压的时候就不会形成反型层——不会导通了

PMOS N-body 通常配 $P^+$-gate → 得到小的负阈值电压（常见的增强型 pMOS：要给负栅压才开）

$V_{fb}=\psi_g-\psi_s-\frac{Q_{ox}}{C_{ox}}$，这里是考虑到了氧化层电荷的作用

氧化层电荷——对$V_{fb}$和$V_{t}$的修正

对阈值电压和平带电压的影响

考虑如果氧化层带正电荷$Q_{ox}$在氧化层与衬底交界处，此时对于氧化层来说会无形当中出现一个从栅到衬底的电压上升$\frac{Q_{ox}}{C_{ox}}$

那么对比没有氧化层电荷平带条件而言，多了一个电压上升会导致实际的平带电压变成为：

同样的

注意到$V_{fb}$实际上是一个负数——这会使得左右两边$E_f$的差更大

$$V_g=V_{fb}+\phi_s+V_{ox}+\phi_{poly}$$

表面耗尽 ｜ Surface Depletion

我们再来考虑如果栅极电压没那么负，此时左侧费米能级不如右侧高，能带图如下所示：

实际上回到上面考虑的栅氧层电压$V_{ox}$的计算，此处由于电场的原因，实际上和上一个表面积累时的计算方法一模一样，只是电荷电性发生了转换，那么公式仍为$V_{ox} = -\frac{Q_{acc}}{C_{ox}}$

不同的是，在此种情况下，电场将P-type的空穴驱赶远离栅氧层，由于P形半导体是由负离子和空穴构成的，那么此时对于靠近栅附近的负电荷数实际上是有迹可循的（是规则排列的 因为负电荷是被固定在晶格上的）

——这正是类似于前面PN结耗尽区，而且公式也可以直接复用过来，于是不同于积累状态，表面耗尽状态的$V_{ox}$可以直接计算出来：

到这里，根据下面这个公式我们就可以解出表面电势的值了

但是，栅如果是多晶硅，也会耗尽，则会带来$\phi_{poly}$这一项

多晶硅栅耗尽

多晶硅栅耗尽——等效$T_{ox}$变大

考虑我们一开始的问题，我们采用的是多晶硅栅，通过高掺杂浓度实现高导电性，类似于导体的性质，可终究它还是半导体——就是会有耗尽区，下面就考虑耗尽区的问题

增加了栅与栅氧层之间的耗尽区，实际上也就是在衬底侧耗尽程度较大的时候，栅这一侧的耗尽会明显一点——毕竟是重掺杂，所以我们主要考虑反型状态的MOS

在这种情况下，我们采用高斯定理可以计算出：

$\phi_{poly}$这一项则会导致在这张图中的Gate一侧出现能带弯曲，比如下面这个示意图，那么对于$V_g$则要多加上$\phi_{poly}$

多晶硅栅耗尽——对反型电荷的影响$Q_{inv}$（另一个视角）

从另外一个视角来看，多晶硅栅耗尽——耗尽层电势也是有影响的

且直接影响到反型电荷，除了基本的反型电荷 还会因为附加了$\phi_{poly}$而导致反型层电荷进一步减少

也就有了$V_g=V_{fb}+\phi_s+V_{ox}+\phi_{poly}$

阈值电压 ｜ Threshold Condition and Threshold Voltage

接着表面耗尽，再次上升$V_G$栅极电压，衬底表面的负电荷密度越来越大，光是耗尽区的电荷已经不足以提供负电荷来积累了，于是衬底里面的电子被驱动过来到达栅极附近——这就是反型层的形成

耗尽状态和反型层状态的临界栅极电压——即为阈值电压，此时的状态是什么样的呢？

表面掺杂浓度$n_s = N_a$, 于是有

于此同时，对于衬底体内，$N_a$是掺杂浓度，那么同样的有$N_a = n_i e^{E_{i} - E_{f}}$

显然可得$E_{f_s} - E_{i_s} = E_i - E_f = q\phi_B$(等式左侧的能量为表面的能级能量，右边为衬底体内的能量)

于是可得

于是就有了最终的Vth表达式

对于N P两种型号的阈值电压：

Review：MOS Capacitor Band Diagram

What's the diagram like at $V_g>V_t$? At $V_g=0$?

Review：MOS Capacitor C-V Curve

What is the root cause of the low C in the HF CV branch?

高频下反型层需要的少数载流子供给（生成/复合或从体区扩散）跟不上 AC，小信号时 $Q_{inv}$ 近似不随 $v_{ac}$ 变化 → 只能靠耗尽层宽度变化来响应 → 等效电容很小。

Invention of the Field-Effect Transistor

Modern Field-Effect Transistor(FET)

1. An electric field is applied normal to the surface of the semiconductor (by applying a voltage to an overlying electrode), to modulate the conductance of the semiconductor → 在半导体表面法向施加一个电场（通过对上方的电极施加电压来实现），以调制半导体的电导。
2. Modulate drift current flowing between 2 contacts (“source” and “drain”) by varying the voltage on the “gate” electrode → 通过改变“栅极（gate）”电极上的电压，来调制在两个接触端（“源极 source”和“漏极 drain”）之间流动的漂移电流。

一些关于MOS基础的内容

我们希望大的$I_{on}$(开启的电流大)与小的$I_{off}$(关断电流小，也就是较小的漏电流)

Complementary MOSFETs

在$V_{g}$控制下，PMOS和NMOS可以一个开一个关，实现互补，可以配合实现逻辑门电路，所以叫做Complementary MOS(CMOS)

NMOSFET Operation

我的评价是不如看模集(bushi)，主要是跟着推导一遍$I_{DS}$电流表达式

对于NMOS

1. 当$V_{GS}<V_{T}$时，此时沟道还没形成反型层，栅下只有一片耗尽层(P-Si表面的空穴被排斥走，只剩下带负电的受主离子)
2. 当$V_{GS}>V_{T}$后，栅下开始出现反型层，如果再加上$V_{DS}$电压，就会导致反型层从源端到漏端逐渐变薄(因为Drain端的电压大，相当于削弱了靠近D侧的$V_{GS}$)

当$V_{DS}$电压小，反型层近似均匀时，$I_{DS}$就可以这样表示：

• $W$沟道宽度
• $Q_{inv}$反型层的面电荷密度($C/cm^2$)，因为只有反型层的电荷可以移动，耗尽层电荷是固定的电离后的离子
• $v$载流子在沟道中的平均漂移速度

由于$v=\mu_{eff}E$，当$V_{DS}$不大的时候，$E=V_{DS}/L$

于是就有$I_{DS}=WQ_{inv}\mu_{eff}E=WQ_{inv}\mu_{eff}(\frac{V_{DS}}{L})$

沿沟道任意位置 $x$ 的反型强度由$V_{ov}(x)=V_{GS}-V(x)-V_T$决定（$V(x)$ 是沟道电势，源端 $V(0)=0$，漏端 $V(L)=V_{DS}$）

当$V_{DS}=V_{GS}-V_T$时，在漏端 $x=L$：

$V_{ov}(L)=V_{GS}-V_{DS}-V_T = 0$，开始出现夹断点了

随着$V_{DS}$进一步增大，夹断区拉长，此时有效的沟道长度就变成了$L_{eff}=L-\Delta L$

所以当$L$比较小时，$\Delta L$不可忽略，此时由于$L_{eff}$变小，$I_{DS}$在饱和后还会随着$V_{DS}$的增加而增加，从而造成沟道长度调制效应

下面是增强型理想的I-V曲线图

由上面推导过程可得$I_{DS}=WQ_{inv}\mu_{eff}(\frac{V_{DS}}{L})$

$Q_{inv}$在线性区且$V_{DS}$很小时，分布是均匀的，于是可以表达为$Q_{inv}=C_{ox}(V_{G}-V_{T})$

带入得$I_{DS}=(W/L)\mu_{eff}C_{oxe}(V_G-V_T)V_{DS}$

• $Cox,e$：单位面积的有效栅氧电容

关于$C_{ox,e}$

栅氧层电学厚度

当$T_{ox}$较大时(大于 10 nm),$T_{inv}$和$W_{dpoly}$通常是可以忽略的。但对于氧化层厚度较小的情况,则不能忽略。

由于测量时很难将$T_{ox}$与$T_{inv}$和$W_{dpoly}$分开,所以通常使用氧化层电学厚度$T_{oxe}$来代表氧化层总的有效厚度。$T_{oxe}$可以通过测量$V_g=V_{dd}$时的反型区电容来得到。可以认为$T_{oxe}$是等效氧化层厚度,并与等效栅电容$C_{oxe}$相对应。$T_{oxe}$是三个厚度的和

$$T_{oxe}=T_{ox}+W_{dpoly}/3+T_{inv}/3$$

式中3是$\varepsilon_s/\varepsilon_{ox}$的比值,它将$W_{dpoly}$和$T_{inv}$转化为等效的氧化层厚度。总的单位面积反型层电荷$Q_{inv}$是

$$Q_{inv}=-C_{oxe}(V_g-V_t)$$$$=\frac{\varepsilon_{ox}}{T_{oxe}}(V_g-V_t)$$

• 电学厚度 | electrical thickness：$T_{oxe}$
• 光学厚度 | optical thickness：$T_{ox}$

• $V_G-V_T$：过驱动电压

因为上式形如$I_{DS}=GV_{DS}$，其中$G=(W/L)\mu_{eff}C_{oxe}(V_G-V_T)$

所以有$R_{DS}=\frac{V_{DS}}{I_{DS}}=\frac{L}{W\mu_{eff}C_{oxe}(V_G-V_T)}$

其中$\mu_{eff}$不仅要考虑到沿着沟道的水平方向的电场，还要考虑到垂直于沟道的电场强度，于是有下图

因为垂直方向电场的增强，下面几种散射机制也会随之增强

• Coulombic scattering
• Phonon scattering
• Surface roughness scattering，前两个都是之前出现过的，这个表面粗糙散射是新出现的

关键特征：表面粗糙散射会随法向电场增加而显著增强。 原因是法向场越强，载流子被压得越贴近界面，越“感受到”界面凹凸；同时界面起伏导致的势能变化也更强 → 散射更严重 → $\mu_{\text{eff}}$ 更低。

于是有经验式$\mu_{eff}=\frac{\mu_0}{1+\theta(V_{G}-V_{T})}$

当$V_{D}>V_{S}$时，电流在沟道当中主要是载流子漂移形成的，由于加了$V_{DS}$，沟道中的电压在source和drain之间也是变化的，这里记作$V_c(y)$，即$V_c(0)=V_S, V_c(L)=V_{D}$

根据之前的$V_G$表达式，由于现在多了这个$V_c(y)$

则$V_G=V_{FB}+\phi_{s}+V_{ox}$变为$V_G-V_c(y)=V_{FB}+\phi_{s}+V_{ox}$

此时由于反型层刚刚出现$Q_{inv}\approx 0$，那么$V_{ox}$可以近似为耗尽电荷加在氧化层上，即

$V_{ox}=\frac{-Q_{dep}}{C_{ox}}=\frac{\sqrt{2qN_A\varepsilon_{Si}(2\psi_B+V_{CB}(y))}}{C_{ox}}$($V_{CB}(y)=V_{c}(y)-V_B$)

把这个$V_{ox}$带回去，在阈值时就可以得到

于是就有了$V_{T}=V_{FB}+V_c(y)+2\psi_B+\frac{\sqrt{2qN_A\varepsilon_{Si}(2\psi_B+V_{CB}(y))}}{C_{ox}}$

然后反型层电流可以写为$Q_{inv}(y)≈−C_{ox}[(V_G−V_C(y))−V_T(不含 V_C)(y)]$，带入$V_T$即得上述式子

然后开始推导$I_{DS}$

一小段的电压降等于电流乘以一小段的电阻，于是

其中电阻：

• 长度：$dy$
• 截面积：$A = W\cdot T_{inv}$
• 电阻 $R = \frac{\rho L}{A}=\frac{L}{\sigma A}$

然后开始积分

可以得到

再带入$Q_{inv}(V)=-C_{ox,e}(V_{GS}-V_{T}-V)$，积分可得线性区的表达式（这里是把$Q_{dep}$视为常数并并入到$V_T$当中，而且忽略了体效应，假设$V_{T}$就是不变的）

跟模集这里类似的推导，只不过把$Q_{inv}$写出来了

饱和电流的表达式

Body effect | 体效应

Problem with the "Square Law Theory"

但是我们平方率的假设存在问题

• 首先我们是假设栅上的电荷只由反型层来平衡，即$Q_{inv}(y)≈−C_{ox}(V_{GS}−V_T−V(y))$，但实际上还有耗尽层等等
• 然后我们忽略了耗尽层宽度/耗尽电荷沿沟道 y 方向的变化，即$V_{CB}(y)=V(y)−V_B$，我们只取了源端的

于是平方率就不准了，我们需要进行修正

Modified Current Model

这里即乘上了一个bulk-charge factor系数$m$，从原来的$\frac{1}{2}V_{DS}^2$变成了$\frac{m}{2}V_{DS}^2$

于是原来的饱和电流和跨导都会发生变化，变为原来的$\frac{1}{m}$

P-Channel MOSFET

关于PMOS

导通时的$V_G$应该是负值，于是$V_{GS}<0$并且阈值电压$V_{TP}<0$

由于Source是接VDD的，空穴从Source流向Drain，Drain上的电压要更低，于是

PMOS I-V

修正的部分和NMOS一样的，注意绝对值比大小即可