飞起来3.0

21-22

1. 请简述你所使用的Verilog代码编写规范并至少使用3段代码进行简要说明。

2. 编写一位计数器的代码，并用写好的一位计数器实现四位计数器。结合上面两段代码说明可综合的关健。为四位加法器编写testbench。（一位计数器在老师的第十五个课件里讲到过）

3. 设计初期是如何制定技术指标的，后期又是如何调整最终实现的。

4. 你所写的两次课程项目的除法器实现有何区别。从两次课程项目的代码中各挑一段你认为最精妙的并说明理由。画出两次课程项目的testbench框图并说明你的测试激励分类。

5. 至少写出三个你在调试过程中遇到的困难及解决方法。

6. 至少写出三个课程项目中的不足，并提出改进措施。

7. 画出下图控制器的数据通路，说明数据接口。（这题的题目和答案就是老师的第五个课件里面的例子，是一模一样的）

22-23

1、如何在设计初期简单评价频率、面积、功耗？

• 频率：也就是时钟周期，根据其关键路径来定，具体可以根据关键路径上级联的二输入与非门的数量来定
• 面积：转化为总共的二输入与非门
• 功耗：
  • 动态功耗，与电源电压电源电压频率成正比
  • 静态功耗，与面积有关，设计初期一般忽略不计

2、单精度规范值与非规范值、特殊值有什么不同？

• 规范值：指数项不为全0或全1
• 非规范值：指数项全为0
  • 当尾数项也为全0，表示0
  • 当尾数项不全为0，表示很小的数
• 特殊值：指数项全为1
  • 当尾数项全为0时，表示（±无穷大）
  • 当尾数项不全为0时，表示NaN

3、请叙述处理器的多周期架构与流水线架构的相同与不同？

4、请叙述主处理器与协处理器是怎样通过指令大致衔接的？

5、请阐述普通加法器与进位保留加法器的异同？请阐述 Wallace 乘法器的概念？

1、请谈谈门控时钟与同步复位的主要内容与作用，并写出相关 Verilog 代码

2、采用中间变量方式，写出一个全加器单元的 Verilog 代码，并简述其行为的含义

3、请谈谈 Verilog 文件操作在 Testbench 中可起到的作用？

1、写出你在课程项目中的 32 位除法器的总体实现框架包括自行定义的初始流图、控制器流图、有限状态机、数据通路，以及 Testbench 的测试激励与测试框架？在 32 位除法器中，哪个部分你认为实现最困难？通过 32 位除法器的设计，你增强理解了课程的哪些具体内容，为什么？可携带课程项目报告纸质版

2、请提供你认为最有价值的核心课件汇编(30 页以内)，并说说你选择的基本原则(离开课堂后 24 小时内以电子版形式在学在浙大上提交)

23-24

1. 如何将复位信号和时钟信号同步

2. 加法器和乘法器的知识

3. 浮点除法的流程

其余参考历年卷