Chapter 10：互连 Interconnect

VLSI 互连课件笔记（P2–P48）

建议按6 个板块学习，逻辑最顺：从“互连为什么重要”到“问题来源”，再到“优化与系统级方案”。

互连基础与寄生效应（P2–3）认识互连层、RC/L 寄生参数，以及它们对速度、功耗、噪声和可靠性的总体影响。
电容串扰与噪声分析（P4–16）核心概念：aggressor / victim、噪声和时延、浮空与受驱节点、串扰噪声、Miller 效应、延迟变化、动态逻辑的脆弱性。这一部分是全章重点，公式和波形要能看懂。
布局布线上的串扰抑制（P17–26）课件给出 6条策略：
- 避免浮空节点 Avoid floating nodes
- 保护敏感节点 Protect sensitive nodes （时钟、动态、SRAM/DRAM）
- 让上升沿、下降沿不要过快 Make rise and fall times as large as possible （边沿越快， $\frac{dV}{dt}$ 越大，注入 victim 的电流越强，串扰毛刺越大。）
- 差分信号 Differential signaling
- 不要长距离并行走线 Do not run wires together for a long distance
- 使用屏蔽线、屏蔽层 Use shielding wires Use shielding layers
供电完整性，VDD和GND长导线优化（约 P27–32）重点是 IR drop、电源网络、电流切换引起的电压波动，以及如何通过电源/地层降低电阻和电感。两侧供电 + 网格→四侧供电 + 粗金属网格→专用 VDD/VSS 平面
长距离互联线的互连工艺、布线层与延迟优化（P33–48）铜、多层金属、对角布线、repeater、终端匹配、低摆幅传输；重点掌握长导线的 RC 延迟为何随长度平方增长，以及 repeater/buffer 插入如何改善延迟。
系统级互连与未来趋势（P49–58）(不考) 从片上 bus 过渡到 Network-on-Chip（NoC）、互连 backplane，以及互连技术的发展趋势。

第一板块：互连基础与寄生效应（P2–P3）

P2｜Interconnect Issues in the Chips：为什么“线”这么重要？

芯片并不只是由晶体管组成；实际上，大量面积和设计复杂度都来自于把晶体管连接起来的金属线，也就是 interconnect（互连）。

互连会影响：
- Speed：导线有电阻和电容，信号传播会变慢；
- Power：给导线电容充放电要消耗能量；
- Noise：相邻导线之间会发生电容耦合，产生串扰。

P3｜Impact of Interconnect Parasitics：寄生参数带来什么问题？

1. Reduce Robustness：降低鲁棒性

2. Affect Performance：影响性能

Increase delay
Increase power dissipation

第二板块：电容串扰、噪声与延迟（P4–P16）

P4｜Crosstalk：串扰到底是什么？

两根靠得很近、平行走线较长的金属线，本质上像两个电容极板，中间存在耦合电容。

当其中一根线电压快速改变时，另一根线会因为这个耦合电容被“带动”一点，这就是 crosstalk（串扰） 或 capacitive coupling（电容耦合）。

两种后果

1. 非翻转导线产生噪声（noise) “不该动的线动一下”

2. 正在翻转的导线延迟变大（delay） “正在动的线动得更慢”

P5｜RC Crosstalk：aggressor 与 victim

这页引入串扰分析中的两个标准角色：

Aggressor net（攻击线）：发生翻转、产生干扰的导线；
Victim net（受害线）：被耦合影响的导线。

若victim本身不动就是噪声（noise）

若victim本身也在翻转就是延时delay

P6-8｜Crosstalk Noise：串扰噪声

victim浮空的情况：

\Delta V_{\text{victim}} = \frac{C_{\text{adj}}} {C_{\text{gnd-v}}+C_{\text{adj}}} \Delta V_{\text{aggressor}}

$C_{\text{adj}}$ 越大，耦合越强，victim 被带动得越明显；
$C_{\text{gnd-v}}$ 越大，victim 越“稳”，噪声越小；
aggressor 翻转幅度越大，victim 噪声也越大。

若：

C_{\text{adj}}=C_{\text{gnd-v}}

则：

\Delta V_{\text{victim}} = \frac{1}{2}\Delta V_{\text{aggressor}}

victim 被驱动时：

\Delta V_{\text{victim}} = \frac{C_{\text{adj}}} {C_{\text{gnd-v}}+C_{\text{adj}}} \cdot \frac{1}{1+k} \Delta V_{\text{aggressor}}

其中：

k= \frac{\tau_{\text{aggressor}}} {\tau_{\text{victim}}} = \frac{R_{\text{aggressor}}(C_{\text{gnd-a}}+C_{\text{adj}})} {R_{\text{victim}}(C_{\text{gnd-v}}+C_{\text{adj}})}

$k$ 为驱动器的相对驱动能力

victim 驱动越强， $R_{\text{victim}}$ 越小； $k$ 越大； $\frac{1}{1+k}$ 越小；最终噪声越低。

强驱动的 victim 更容易把被耦合进来的电荷泄掉或补回来。

Coupling Waveforms

P9｜Crosstalk Delay：串扰时延

这页讨论的是：victim 本身也在翻转时，邻线的行为如何改变其延迟。

对于待分析导线 A，邻线 B 的状态决定了耦合电容对 A 的“有效负载”。

如果B不动的时候，对于A来说，B就相当于GND

P10-11｜Wire Cross-section：两侧都有攻击线时

两侧邻线同时反向切换，是互连延迟的典型最坏模式。

P12｜Capacitive Crosstalk: Dynamic Node：为什么动态逻辑特别危险？

为什么动态节点更脆弱？

静态 CMOS 的输出通常一直由上拉或下拉网络驱动，因此有“恢复能力”。

但动态节点在评估期常常是靠电容存储电荷：

Y 实际上就处于一种高阻、近似浮空的状态，很容易受串扰的影响

P13｜Cross Talk and Performance：Miller Effect 的本质

Miller Effect 导致电容等效变大，时延增加

P14｜Impact of Crosstalk on Delay：三线总线的延迟因子

中间线翻转时，两侧邻线都反向翻转，是最坏延迟模式；两侧都同向翻转，是最佳模式。

P15｜Capacitive Crosstalk Driven Node：受驱节点的时间常数

即希望：

\tau_{XY}<t_r

这样 victim 的驱动器有足够快的能力去抵消耦合注入电荷，受害节点不会被拉出很高、很宽的噪声脉冲。

P16｜Noise Implications：有噪声就一定出错吗？

不一定。

情况 1：噪声小于噪声容限

情况 2：静态 CMOS

但仍然可能有两个代价：

额外延迟
额外功耗

情况 3：动态逻辑

动态逻辑很危险。

情况 4：存储器和敏感模拟/时序电路

例如 SRAM、Sense Amplifier、锁存器、时钟路径等，对小扰动都可能敏感，进而产生错误读写或错误采样。

P2–P16 最终串联总结

\text{导线靠得近} \rightarrow C_{\text{adj}}增大 \rightarrow \text{邻线翻转时产生耦合电流} \rightarrow \begin{cases} \text{静止/浮空 victim：产生噪声}\\ \text{翻转 victim：有效电容增加、延迟增大} \end{cases}

最重要的三个结论是：

浮空节点最怕串扰：电容分压直接决定噪声幅度。
反向翻转最慢：Miller 效应使耦合电容的等效负载翻倍。
双侧邻线反向翻转最坏：中间线的等效耦合负载可达到 $4C_{21}$ 。

第三板块：串扰抑制、布线优化与输出驱动（P17–P26）

既然互连会产生串扰、噪声和延迟，那么版图、布线和驱动电路该怎样设计？

P17｜Dealing with Capacitive Cross Talk：抑制电容串扰的总原则

课件给出 6条策略：

避免浮空节点 Avoid floating nodes
保护敏感节点 Protect sensitive nodes （时钟、动态、SRAM/DRAM）
让上升沿、下降沿不要过快 Make rise and fall times as large as possible （边沿越快， $\frac{dV}{dt}$ 越大，注入 victim 的电流越强，串扰毛刺越大。）
差分信号 Differential signaling
不要长距离并行走线 Do not run wires together for a long distance
使用屏蔽线、屏蔽层 Use shielding wires Use shielding layers