期末考试整理

英文翻译

21-22

CMOS：Complementary Metal-Oxide-Semiconductor
CMRR：Common-Mode Rejection Ratio
OTA：Operational Transconductance Amplifier
IC：Integrated Circuit

24-25

PVT：Process, Voltage, Temperature
FET：Field-Effect Transistor
ADC：Analog-to-Digital Converter

自己加的

BJT：Bipolar Junction Transistor
TC：Temperature Coefficient
THD：Total Harmonic Distortion
GBW：Gain-Bandwidth

选择

24-25

将掩模版上的信息转移到 wafer 上的步骤是

光刻

描述沟道长度调制效应的现象，判别效应名称

沟道长度调制（Channel Length Modulation, CLM）主要出现在 MOSFET 进入饱和区 后：理想情况下饱和区电流 $I_D$ 应该几乎不随 $V_{DS}$ 变化，但实际会发现 $V_{DS}$ 继续增大时 $I_D$ 仍会缓慢上升。

对于PMOS而言， $V_B$ 增大， $|V_{thp}|$ 变大。

体效应公式：NMOS $V_{thn} = V_{thn0} + \gamma_n \left(\sqrt{2\phi_{Fn} + V_{SB}} - \sqrt{2\phi_{Fn}}\right)$ ；
PMOS $\left|V_{thp}\right| = \left|V_{thp0}\right| + \gamma_p \left(\sqrt{2\left|\phi_{Fp}\right| + V_{BS}} - \sqrt{2\left|\phi_{Fp}\right|}\right)$

current buffer 是 common gate；voltage buffer 是 common drain（source follwer）
Cascode结构输出特性的增益较大，主要由于它的输出电阻大。
增大下B图电路的偏置电流，问增益怎么变?（作业题3.5）

增大偏置电流：A图增益不变，B图增益减小，C图增益减小。
增大M1的W/L， $V_{out,min}$ 变化：A和B图减小，C图不变。

图中电路结构中 P 点的电压最小是（2Vov+Vth）见课本P128页

下图结点 E 的电容是多少？

输入E是 $C_c(1-A_2)$ ；输出节点是 $C_c(1-1/A_2)$

两级运放里面密勒补偿的目的

增大相位裕度。

频率补偿方法：单级运放电路可以增加负载电容降低主极点的频率，但是牺牲带宽；多级采用密勒补偿；多级也可以在右半平面中引入零点。

增益 A=1000 的系统，第一个极点在 1MHz，第二个极点在 5MHz，问相位裕度在多少度

共模响应特性

共模反馈：一种专门的反馈环路，用电路检测差分输出的共模电压 $v_{ocm}=(v_{out+}+v_{out-})/2$ ，并与设定的共模参考电压 $V_{CM,ref}$ 比较，将误差信号反馈去调节偏置/尾电流/负载等，使 $v_{ocm}$ 被稳定在 $V_{CM,ref}$ 附近，同时尽量不影响差模增益与差模信号传输。
共模响应：共模响应（common-mode response）是指在差分电路/运放中，当两个输入端同时施加相同的电压变化（即共模输入 $v_{cm}=(v_++v_-)/2$ 时，电路输出仍产生变化的现象。

折叠式 cascode 比套筒式 cascode 的优点是什么（大电压输入输出摆幅）

参数	套筒式 cascode（Telescopic）	折叠式 cascode（Folded）
直流增益 (A_0)	高	高（略低于套筒式）
输入共模范围 ICMR	窄	宽
输出摆幅	小	大
供电电压需求（headroom）	高（不适合低压）	低（更适合低压）
带宽/速度	快	较慢
功耗	低	较高

22-23

哪个单级放大器输入阻抗最低，哪个电压增益最小
- 输入阻抗最低：共栅 CG（因为从源极看进去，约 $1/(g_m+g_{mb})$ ）
- 电压增益最小：共漏 CD（源极跟随， $A_v\lesssim 1$ ）

折叠式共源共栅比套筒式的优点

项目	套筒 Telescopic	折叠 Folded
增益 Av	更高（通常最高）	稍低一些
速度/GBW	更快	稍慢一些
输出摆幅	更小（最受限）	更大
最低供电 VDD	要求更高	更适合低VDD
输入共模范围 ICMR	较窄	较宽
功耗（同指标）	通常更低	通常更高
噪声（同电流/同gm）	通常更低	通常更高一点
何时选	VDD够高、追求高增益/高速/低功耗	VDD偏低或要大摆幅/宽共模

光刻工艺干嘛的
- 把掩膜版上的信息转移到wafer上，教材P635
共模响应的特性(与版图匹配有关)
- P658 版图与封装--对称性考虑两件事情
  1. 栅阴影导致源、漏不对称，对称性好共模响应才能好
  2. 为了减小场氧的影响，加入Dummy管来增强对称性
理想运放的输入电阻

输入电阻无穷大

尺寸减小，本征增益如何变化——变小

课本P618

短沟道效应(SCE):迁移率和温度有关，高压下的速度饱和效应等

迁移率和温度没见拉扎维提过 🤔
微电子器件还在追我😠

两种电流镜结构的特性（哪个精准跟随电流，哪个最小裕度电压）

P128页两个电流镜结构，左侧这个最小余度电压，右边这个精准跟随电流

电流镜的偏置电压多少保证管子刚好饱和
稳定结构的特性（GX与PX哪个超前）、precede是什么意思

PX > GX ; precede处在……之前

电容版图哪个更好(中文书669页例题)

考虑对称性与dummy问题

21-22

下列哪一项是共栅级的特征：电流缓冲器/高输入电阻/电压跟随器

电流缓冲器

下图中运放的输入电阻为：无穷/R/2R/0
考虑体效应，当衬底电压增加时，阈值电压：增加/减小/不变

NMOS 变小
PMOS 变得更负，绝对值变大

下列关于光刻的描述错误的是：
1. 版图由代表不同类型“层”的多边形组成
2. 光刻是把电路板图信息从晶片上转移到掩模版上
3. 光刻胶有两种，正胶和负胶

b反了 把电路板图信息从掩模版上转移到晶片上

下列关于掺杂的描述错误的是：
1. 掺杂之后不需要进行退火
2. 掺杂有扩散和离子注入两种

肯定是a 需要退火教材P638 ，注意好像教材上没有提到扩散，但扩散是掺杂方法

关于Cascode特性
1. Cascode的屏蔽效应，见教材P126最底下一行字
2. 其他特性见表格
下列放大器中输入电阻最小的是：CS/CG/CD/Cascode

CG 共栅

根据按比例缩小理论，随着尺寸的缩小，本征增益：变大/变小/不变

变小

PMOS的衬底应该接到：浮动电压/最高电压/地

最高电压

下列关于载流子迁移率的描述错误的是：
载流子迁移率与温度无关
速度饱和时会发生迁移流程退化

选a 味大无需多言，wxtr味真大

下列关于相位裕度描述错误的是
单极点系统无条件稳定
两极点系统稳定的条件为PX比GX小

选b PX > GX 才稳定

MOSFET 三大基本拓扑对比表

默认：中频小信号模型；栅极电流≈0；负载为 $R_L$ ；晶体管输出电阻 $r_o$ ；体效应用 $g_{mb}$ 表示（不考虑时令 $g_{mb}=0$ ）。偏置分压/栅极电阻等统称为 $R_G$

拓扑 Topology	输入端 Input node	输出端 Output node	相位 Phase	输入阻抗 R_in	输出阻抗 R_out	电压增益 A_v (近似)	典型用途 Typical use	关键备注 Notes
共源 CS (Common Source)	栅极 Gate	漏极 Drain	反相(180°)	R_in ≈ R_G (理想趋于∞，由偏置电阻主导)	R_out ≈ R_D // r_o (再与R_L并联)	A_v ≈ -g_m × (R_D // r_o // R_L)	电压放大主力级	有Miller效应：输入电容被放大，带宽可能下降
共栅 CG (Common Gate)	源极 Source	漏极 Drain	同相(0°)	R_in ≈ 1/(g_m + g_mb) (常为低阻)	R_out ≈ R_D // r_o (再与R_L并联)	A_v ≈ +g_m × (R_D // r_o // R_L)	低输入阻抗、电流/宽带接口、阻抗匹配	输入端几乎无Miller，常用于高频前端
共漏 CD (Common Drain) / 源极跟随器（Source Follower）	栅极 Gate	源极 Source	同相(0°)	R_in ≈ R_G (很高)	R_out ≈ (1/(g_m + g_mb)) // r_o (再考虑负载)	A_v ≈ g_m×(R_L // r_o) / 1+(g_m+g_mb)×(R_L // r_o) < 1 (常接近1)	缓冲/阻抗变换(高入低出)	电压增益最小，但驱动能力强、线性好一些

MOSFET 三大基本拓扑简化对比

拓扑	输入/输出	相位	电压增益	典型用途
共源 CS	栅极 Gate/漏极 Drain	反相 180°	高 (≈ -g_m R_D)	电压放大主力
共栅 CG	源极 Source/漏极 Drain	同相 0°	中 (≈ +g_m R_D)	高频/电流缓冲器
共漏 CD	栅极 Gate/源极 Source	同相 0°	≈1 (跟随)	阻抗变换/驱动/电压跟随器